

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000101074 A

(43) Date of publication of application: 07.04.00

(51) Int. CI

H01L 29/78 H01L 21/336

(21) Application number: 10270774

(22) Date of filing: 25.09.98

(71) Applicant:

**NEC KANSAI LTD** 

(72) Inventor:

**UNO HIROHIKO** MATSUURA NAOKI

YAMAGISHI KAZUO

# (54) INSULATED GATE SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF


(57) Abstract:

PROBLEM TO BE SOLVED: To avoid damage to a gate oxide film due to the electric field concentration on a U-shaped trench shoulder below a gate polysilicon wiring.

SOLUTION: For a vertical power MOSFET an n+ type impurity region 15 is formed on the entire surface layer of a p-type impurity region 14 at the same time when an n+ type source region 10 is formed on a base region 9 surface layer. This allows a gate oxide film 6 to be formed thicker on the n+ type impurity region 15 located just beneath a gate polysilicon wiring 17, than that formed on the p-type impurity region 14, without increasing the thereby avoiding the process step, short-circuit causing the gate oxide film 6 to be damaged due to the electric field concentration on the gate oxide film 6 at the trench shoulder of the

n+ type impurity region 15.

COPYRIGHT: (C)2000,JPO



## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開2000-101074

(P2000-101074A)

(43)公開日 平成12年4月7日(2000.4.7)

(51) Int.Cl.7

識別記号

F I

テーマコート\*(参考)

H01L 29/78

21/336

H01L 29/78

652N

653A

658G

審査請求 未請求 請求項の数12 OL (全 10 頁)

(21)出願番号

特願平10-270774

(71)出願人 000156950

関西日本電気株式会社

滋賀県大津市晴嵐2丁目9番1号

(22)出願日 平成10年9月25日(1998.9.25)

(72)発明者 宇野 博彦

滋賀県大津市晴嵐2丁目9番1号 関西日

本電気株式会社内

(72)発明者 松浦 直樹

滋賀県大津市晴嵐2丁目9番1号 関西日

本電気株式会社内

(72)発明者 山岸 和夫

滋賀県大津市晴嵐2丁目9番1号 関西日


本電気株式会社内

## (54) 【発明の名称】 絶縁ゲート型半導体装置およびその製造方法

## (57)【要約】

【課題】 ゲートポリシリコン配線下のU字型溝肩部の電界集中によるゲート酸化膜の破壊を防止する。

【解決手段】 ベース領域 9 表面層に n+型ソース領域 1 0 を形成するとき同時に p型不純物領域 1 4 表面層全面に n+型不純物領域 1 5 を形成するので、工程を増加させることなく、ゲートポリシリコン配線 1 7 直下に位置する n+型不純物領域 1 5 上のゲート酸化膜 6 の膜厚を p型不純物領域 1 4 上に形成した場合より厚くでき、 n+型不純物領域 1 5 の溝肩部でのゲート酸化膜 6 へのゲート印加電圧の電界集中によるゲート酸化膜 6 の破壊を原因とするゲートショートを防止する。



1

## 【特許請求の範囲】

【請求項1】平面的にセル部とセル部を取り囲む外周部 との区分を有し、LOCOS酸化により形状が確定した セル部のU字型溝と外周部のセル部を取り囲む外周溝と を形成した半導体本体と、半導体本体の最外周のU字型 溝と外周溝とに挟まれた領域表面とU字型溝の内面およ び溝肩部とに設けたゲート酸化膜と、ゲート酸化膜上に 設けたポリシリコンからなるゲート電極と、外周溝に前 記LOCOS酸化により設けたフィールド酸化膜と、ゲ ート電極を構成するポリシリコンをフィールド酸化膜上 10 に延在させて設けたゲートポリシリコン配線とを具備し た絶縁ゲート型半導体装置において、

前記最外周のU字型溝と外周溝とに挟まれた領域の表面 層に高濃度n型不純物領域を設けたことを特徴とする絶 縁ゲート型半導体装置。

【請求項2】前記半導体本体が低濃度n型ドレイン領域 と、前記セル部において、前記ドレイン領域の表面層で 前記U字型溝に分離された領域に設けたp型ベース領域 と、このベース領域の表面層に設けた高濃度n型ソース 領域と、前記外周部において、前記ドレイン領域の表面 20 層に前記外周溝を取り囲むように前記最外周のU字型溝 直下にまで設けたp型ウェル領域と、前記最外周のU字 型溝と前記外周溝とに挟まれた領域に前記ベース領域と 同時に設けたp型不純物領域とを含み、前記高濃度n型 不純物領域が前記p型不純物領域の表面層に前記ソース 領域と同時に設けられたことを特徴とする請求項1記載 の絶縁ゲート型半導体装置。

【請求項3】前記半導体本体が低濃度p型ドレイン領域 と、前記セル部において、前記ドレイン領域の表面層で 前記U字型溝に分離された領域に設けたn型ベース領域 30 と、このベース領域表面層に設けた高濃度p型ソース領 域と、前記外周部において、前記ドレイン領域の表面層 に設けた前記外周溝を取り囲むように前記最外周のU字 型溝直下にまで設けたn型ウェル領域と、前記最外周の U字型溝と前記外周溝とに挟まれた領域に前記ベース領 域と同時に設けたn型不純物領域とを含み、前記高濃度 n型不純物領域が前記n型不純物領域の表面層に含まれ るように前記ベース領域に含まれる高濃度n型コンタク トベース領域と同時に設けられたことを特徴とする請求 項1記載の絶縁ゲート型半導体装置。

【請求項4】前記半導体本体が半導体基板上に形成され たエピタキシャル層であることを特徴とする請求項2記 載の絶縁ゲート型半導体装置。

【請求項5】前記半導体本体が半導体基板上に形成され たエピタキシャル層であることを特徴とする請求項3記 載の絶縁ゲート型半導体装置。

【請求項6】前記半導体基板が高濃度n型であることを 特徴とする請求項4記載の絶縁ゲート型半導体装置。

【請求項7】前記半導体基板が高濃度p型であることを 特徴とする請求項4記載の絶縁ゲート型半導体装置。

【請求項8】前記半導体基板が高濃度p型であることを 特徴とする請求項5記載の絶縁ゲート型半導体装置。

【請求項9】前記半導体基板が高濃度n型であることを 特徴とする請求項6記載の絶縁ゲート型半導体装置。

【請求項10】平面的にセル部とセル部を取り囲む外周 部とに区分される半導体本体上にシリコン酸化膜とシリ コン窒化膜を順次形成した後、エッチングにより半導体 本体表面のセル部に初期溝と外周部にセル部を取り囲む 外周初期溝とを形成する工程と、

シリコン窒化膜をマスクに初期溝および外周溝の内面に LOCOS酸化膜を形成すると共に、LOCOS酸化膜 の形成により初期溝がU字型溝および外周初期溝が外周 溝に形状変形される工程と、

U字型溝のLOCOS酸化膜を除去すると共に外周溝の LOCOS酸化膜をフィールド酸化膜として残す工程 と、

半導体本体の最外周のU字型溝と外周溝とに挟まれた領 域表面とU字型溝の内面および肩部にゲート酸化膜を形 成した後、半導体本体表面をポリシリコン膜で被覆する 工程と、

ポリシリコン膜をエッチングしてU字型溝にゲート電極 とフィールド酸化膜上にゲート電極から延在させたゲー トポリシリコン配線を形成する工程とを含む絶縁ゲート 型半導体装置の製造方法において、

前記最外周のU字型溝と外周溝とに挟まれた領域の表面 層に高濃度n型不純物領域を形成する工程を有すること を特徴とする絶縁ゲート型半導体装置の製造方法。

【請求項11】前記半導体本体が半導体基板上に形成さ れたエピタキシャル層であり、前記エピタキシャル層を 低濃度n型ドレイン領域として、前記セル部において、 このドレイン領域の表面層で前記U字型溝に分離された 領域にp型ベース領域を形成すると共にこのベース領域 の表面層に高濃度n型ソース領域を形成し、前記外周部 において、前記ドレイン領域の表面層に前記外周溝を取 り囲むように前記最外周のU字型溝直下にまでp型ウェ ル領域を形成し、前記ドレイン領域の表面層で前記最外 周のU字型溝と前記外周溝とに挟まれた領域に前記ベー ス領域と同時にp型不純物領域を形成し、前記高濃度n 型不純物領域が前記p型不純物領域の表面層に前記ソー ス領域と同時に形成されることを特徴とする請求項10 記載の絶縁ゲート型半導体装置の製造方法。

【請求項12】前記半導体本体が半導体基板上に形成さ れたエピタキシャル層であり、前記エピタキシャル層を 低濃度p型ドレイン領域として、前記セル部において、 このドレイン領域の表面層で前記U字型溝に分離された 領域に高濃度n型コンタクトベース領域を表面層に含む n型ベース領域を形成すると共にこのベース領域の表面 層に高濃度 p型ソース領域を形成し、前記外周部におい て、前記ドレイン領域の表面層に前記外周溝を取り囲む ように前記最外周のU字型溝直下にまでn型ウェル領域

40

を形成し、前記ドレイン領域の表面層の前記最外周のU 字型溝と前記外周溝とに挟まれた領域に前記ベース領域 と同時にn型不純物領域を形成し、前記高濃度n型不純 物領域が前記n型不純物領域の表面層に前記高濃度n型 コンタクトベース領域と同時に形成されることを特徴と する請求項10記載の絶縁ゲート型半導体装置の製造方 法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、ゲート電極を溝の 10 内部に設けた縦型のMOSFETやIGBT (Insu lated Gate Bipolar Transi s t o r ) 等の絶縁ゲート型半導体装置およびその製造 方法に関する。

#### [0002]

【従来の技術】この種の絶縁ゲート型半導体装置の代表 例としての電力用のMOSFETでは、トランジスタ機 能を有する多数のユニットセルが並列接続された構造が 一般的である。このMOSFETはチャネルが半導体本 体の溝方向に形成されており、チャネルが半導体本体の 20 面方向に形成されるゲートプレーナ型のMOSFETに 比較してユニットセルの高集積化が可能であり、単位面 積あたりのチャネル幅を大きくとれ、素子の低オン抵抗 化に非常に有効であることが知られている。このMOS FETの半導体本体の溝方向のチャネルは、半導体本体 表面に形成されたU字型溝の内部にゲート酸化膜を介し てポリシリコンからなるゲート電極が形成され、この半 導体本体のU字型溝に分離された領域にゲート電極をマ スクとして自己整合的にベース領域およびベース領域の 表面層にベース領域を一部残してソース領域が形成さ れ、半導体本体のベース領域の下層をドレイン領域とし て、ソース領域とドレイン領域間の溝側面に接するベー ス領域表面に形成される。ゲート電極を構成するポリシ リコンは最外周のU字型溝からフィールド酸化膜上に延 在してゲートポリシリコン配線として形成され、このゲ ートポリシリコン配線はアルミニウムからなるゲート金 属配線を介して外部へ電気的接続するためのゲートパッ ドに接続されている。また、ソース領域およびベース領 域にはソース電極がオーム接触で接続され、このソース 電極はゲート電極と電気的に絶縁分離するためにゲート 40 電極を被覆した層間絶縁膜上にも連続形成され、このソ ース電極の一部を外部への電気的接続のためのソースパ ッドとしているのが一般的である。また、ゲート電極を U字型溝の内部に形成するとき、溝形状を最適化するた めにエッチングにより初期溝を形成した後、溝内部をL OCOS酸化して溝形状を確定する方法がとられてい る。この方法の場合、溝内部のLOCOS酸化をフィー ルド酸化膜の形成と別に行うと工程が増えるため、フィ ールド酸化膜を形成する領域もU字型溝用の初期溝を形 成するとき同時にエッチングして外周初期溝を形成し、

外周初期溝内部を初期溝内部と同時にLOCOS酸化す るという方法がある。この方法は特開平8-29832

## [0003]

2に開示されている。

【発明が解決しようとする課題】ところで特開平8-2 98322に開示されている上記方法によるとゲートポ リシリコン配線はゲート電極を構成するポリシリコンを 最外周のU字型溝からフィールド酸化膜上に延在して形 成するときゲート酸化膜上にも形成しなければならな い。特開平8-298322の図1 (b) に示されたM OSFETの場合、ポリシリコン配線はP型ウェル上に 形成されたゲート酸化膜上に配置されているが、このゲ ート酸化膜はN型ソース上に形成されているゲート酸化 膜より薄く、また、ウェル形成時のイオン注入等での欠 陥が完全に回復されていず、特に電界が集中する溝肩部 は、N型ソース上に形成されているゲート酸化膜より薄 いため、セルの溝肩部と比較してゲート耐量が低いとい う問題がある。本発明は上記問題点を解決するためにゲ ートポリシリコン配線下のゲート酸化膜をセルの肩部と 同一レベルに厚くして、製造工程および製品でゲートシ ョート不良の発生を少なくした電界効果トランジスタお よびその製造方法を提供することを目的とする。

#### [0004]

50

【課題を解決するための手段】本発明に係る請求項1記 載の絶縁ゲート型半導体装置は、平面的にセル部とセル 部を取り囲む外周部との区分を有し、LOCOS酸化に より形状が確定したセル部のU字型溝と外周部のセル部 を取り囲む外周溝とを形成した半導体本体と、半導体本 体の最外周のU字型溝と外周溝とに挟まれた領域表面と U字型溝の内面および溝肩部とに設けたゲート酸化膜 と、ゲート酸化膜上に設けたポリシリコンからなるゲー ト電極と、外周溝に前記LOCOS酸化により設けたフ ィールド酸化膜と、ゲート電極を構成するポリシリコン をフィールド酸化膜上に延在させて設けたゲートポリシ リコン配線とを具備した絶縁ゲート型半導体装置におい て、前記最外周のU字型溝と外周溝とに挟まれた領域の 表面層に高濃度n型不純物領域を設けたことを特徴とす る。上記手段によれば、ゲートポリシリコン配線下のゲ ート酸化膜を高濃度n型不純物領域上に形成することに より高濃度n型不純物を含まない場合より3倍程度厚く 増速酸化できる。本発明に係る請求項2記載の絶縁ゲー ト型半導体装置は、請求項1記載の絶縁ゲート型半導体 装置において、前記半導体本体が低濃度n型ドレイン領 域と、前記セル部において、前記ドレイン領域の表面層 で前記U字型溝に分離された領域に設けたp型ベース領 域と、このベース領域の表面層に設けた高濃度n型ソー ス領域と、前記外周部において、前記ドレイン領域の表 面層に前記外周溝を取り囲むように前記最外周のU字型 溝直下にまで設けたp型ウェル領域と、前記最外周のU 字型溝と前記外周溝とに挟まれた領域に前記ベース領域

6

と同時に設けた p型不純物領域とを含み、前記高濃度 n 型不純物領域が前記p型不純物領域の表面層に前記ソー ス領域と同時に設けられたことを特徴とする。上記手段 によれば、ゲートポリシリコン配線下のゲート酸化膜を ソース領域と同時に設けた高濃度 n 型不純物領域上に形 成することにより工程を新たに追加することなく高濃度 n型不純物を含まない場合より3倍程度厚く増速酸化で きる。本発明に係る請求項3記載の絶縁ゲート型半導体 装置は、請求項1記載の絶縁ゲート型半導体装置におい て、前記半導体本体が低濃度p型ドレイン領域と、前記 セル部において、前記ドレイン領域の表面層で前記U字 型溝に分離された領域に設けたn型ベース領域と、この ベース領域表面層に設けた高濃度p型ソース領域と、前 記外周部において、前記ドレイン領域の表面層に設けた 前記外周溝を取り囲むように前記最外周のU字型溝直下 にまで設けたn型ウェル領域と、前記最外周のU字型溝 と前記外周溝とに挟まれた領域に前記ベース領域と同時 に設けたn型不純物領域とを含み、前記高濃度n型不純 物領域が前記n型不純物領域の表面層に含まれるように 前記ベース領域に含まれる高濃度n型コンタクトベース 20 領域と同時に設けられたことを特徴とする。上記手段に よれば、ゲートポリシリコン配線下のゲート酸化膜を高 濃度 n 型コンタクトベース領域と同時に設けた高濃度 n 型不純物領域上に形成することにより工程を新たに追加 することなく高濃度 n型不純物を含まない場合より 3倍 程度厚く増速酸化できる。本発明に係る請求項4記載の 絶縁ゲート型半導体装置は、請求項2記載の絶縁ゲート 型半導体装置において、前記半導体本体が半導体基板上 に形成されたエピタキシャル層であることを特徴とす る。本発明に係る請求項5記載の絶縁ゲート型半導体装 30 置は、請求項3記載の絶縁ゲート型半導体装置におい て、前記半導体本体が半導体基板上に形成されたエピタ キシャル層であることを特徴とする。本発明に係る請求 項6記載の絶縁ゲート型半導体装置は、請求項4記載の 絶縁ゲート型半導体装置において、エピタキシャル層が 高濃度n型半導体基板上に形成されており、具体的には MOSFETであることを特徴とする。本発明に係る請 求項7記載の絶縁ゲート型半導体装置は、請求項4記載 の絶縁ゲート型半導体装置において、エピタキシャル層 が高濃度p型半導体基板上に形成されており、具体的に はIGBTであることを特徴とする。本発明に係る請求 項8記載の絶縁ゲート型半導体装置は、請求項5記載の 絶縁ゲート型半導体装置において、エピタキシャル層が 高濃度p型半導体基板上に形成されており、具体的には MOSFETであることを特徴とする。本発明に係る請 求項9記載の絶縁ゲート型半導体装置は、請求項5記載 の絶縁ゲート型半導体装置において、エピタキシャル層 が高濃度n型半導体基板上に形成されており、具体的に はIGBTであることを特徴とする。本発明に係る請求 項10記載の絶縁ゲート型半導体装置の製造方法は、平 50

面的にセル部とセル部を取り囲む外周部とに区分される 半導体本体上にシリコン酸化膜とシリコン窒化膜を順次 形成した後、エッチングにより半導体本体表面のセル部 に初期溝と外周部にセル部を取り囲む外周初期溝とを形 成する工程と、シリコン窒化膜をマスクに初期溝および 外周溝の内面にLOCOS酸化膜を形成すると共に、L OCOS酸化膜の形成により初期溝がU字型溝および外 周初期溝が外周溝に形状変形される工程と、U字型溝の LOCOS酸化膜を除去すると共に外周溝のLOCOS 酸化膜をフィールド酸化膜として残す工程と、半導体本 体の最外周のU字型溝と外周溝とに挟まれた領域表面と U字型溝の内面および肩部にゲート酸化膜を形成した 後、半導体本体表面をポリシリコン膜で被覆する工程 と、ポリシリコン膜をエッチングしてU字型溝にゲート 電極とフィールド酸化膜上にゲート電極から延在させた ゲートポリシリコン配線を形成する工程とを含む絶縁ゲ ート型半導体装置の製造方法において、前記最外周のU 字型溝と外周溝とに挟まれた領域の表面層に高濃度n型 不純物領域を形成する工程を有することを特徴とする。 上記手段によれば、最外周のU字型溝と外周溝とに挟ま れた領域の表面層に高濃度n型不純物領域を形成し、こ の高濃度n型不純物領域上にゲートポリシリコン配線下 のゲート酸化膜を形成することによりゲートポリシリコ ン配線下のゲート酸化膜を高濃度n型不純物を含まない 場合より3倍程度厚く増速酸化できる。本発明に係る請 求項11記載の絶縁ゲート型半導体装置の製造方法は、 請求項10記載の絶縁ゲート型半導体装置の製造方法に おいて、前記半導体本体が半導体基板上に形成されたエ ピタキシャル層であり、前記エピタキシャル層を低濃度 n型ドレイン領域として、前記セル部において、このド レイン領域の表面層で前記U字型溝に分離された領域に p型ベース領域を形成すると共にこのベース領域の表面 層に高濃度n型ソース領域を形成し、前記外周部におい て、前記ドレイン領域の表面層に前記外周溝を取り囲む ように前記最外周のU字型溝直下にまでp型ウェル領域 を形成し、前記ドレイン領域の表面層で前記最外周のU 字型溝と前記外周溝とに挟まれた領域に前記ベース領域 と同時にp型不純物領域を形成し、前記高濃度n型不純 物領域が前記 p 型不純物領域の表面層に前記ソース領域 と同時に形成されることを特徴とする。上記手段によれ ば、上記手段によれば、最外周のU字型溝と外周溝とに 挟まれた領域の表面層にソース領域と同時に高濃度n型 不純物領域を形成し、この高濃度n型不純物領域上にゲ ートポリシリコン配線下のゲート酸化膜を形成すること により工程を新たに追加することなくゲートポリシリコ ン配線下のゲート酸化膜を高濃度n型不純物を含まない 場合より3倍程度厚く増速酸化できる。本発明に係る請 求項12記載の絶縁ゲート型半導体装置の製造方法は、 請求項10記載の絶縁ゲート型半導体装置の製造方法に おいて、前記半導体本体が半導体基板上に形成されたエ ピタキシャル層であり、前記エピタキシャル層を低濃度 p型ドレイン領域として、前記セル部において、このド レイン領域の表面層で前記U字型溝に分離された領域に 高濃度n型コンタクトベース領域を表面層に含むn型ベ ース領域を形成すると共にこのベース領域の表面層に高 濃度p型ソース領域を形成し、前記外周部において、前 記ドレイン領域の表面層に前記外周溝を取り囲むように 前記最外周のU字型溝直下にまでn型ウェル領域を形成 し、前記ドレイン領域の表面層の前記最外周のU字型溝 と前記外周溝とに挟まれた領域に前記ベース領域と同時 にn型不純物領域を形成し、前記高濃度n型不純物領域 が前記n型不純物領域の表面層に前記高濃度n型コンタ クトベース領域と同時に形成されることを特徴とする。 上記手段によれば、上記手段によれば、最外周のU字型 溝と外周溝とに挟まれた領域の表面層に高濃度n型コン タクトベース領域と同時に高濃度n型不純物領域を形成 し、この高濃度n型不純物領域上にゲートポリシリコン 配線下のゲート酸化膜を形成することにより工程を新た に追加することなくゲートポリシリコン配線下のゲート 酸化膜を高濃度 n型不純物を含まない場合より 3 倍程度 20 厚く増速酸化できる。

#### [0005]

【発明の実施の形態】以下に、本発明に基づき第1実施 例のNチャネル型MOSFETおよびその製造方法を図 1乃至図3を参照して説明する。まず、構成を説明する と、図1において、1は半導体本体で、基板表面の結晶 面が (100) 面の高濃度n型であるn+型半導体基板 2と、この半導体基板2上に設け表面にU字型溝3が格 子状に形成されると共にこれらのU字型溝3を取り囲む 外周溝4がリング状に形成されたエピタキシャル層5と を有している。エピタキシャル層5は平面方向でセル部 Aとセル部Aを取り囲む外周部Bとに区分され、セル部 Aは最外周のU字型溝3の中央部分より内側で区分さ れ、外周部Bはその外側で区分されている。まず、セル 部Aについて説明する。エピタキシャル層5表面に形成 されたU字型溝3の内部にゲート酸化膜6を介してポリ シリコンからなるゲート電極7が形成されている。エピ タキシャル層 5 はエピタキシャル層 5 の初期層であり低 濃度 n型である n-型ドレイン領域 8 と、このドレイン 領域8表面層のU字型溝3により分離された領域にゲー 40 ト電極7をマスクとして自己整合的にU字型溝3より浅 く設けたp型ベース領域9と、ベース領域9の表面層に レジストパターンをマスクとすると共にゲート電極7を 自己整合的なマスクとしてベース領域9を一部残して設 けたn+型ソース領域10とを含んでいる。エピタキシ ャル層 5 表面のU字型溝 3 により分離された各領域の平 面的な構造は図3に示すように、ソース領域10は全体 が略正方形であり、且つ、所定の一定幅で離隔した非環 状の略4等分に分割された3角形の4分割ソース領域1 Oaであり、ベース領域9は4分割ソース領域10a間 50 スクにシリコン酸化膜52を介してp型ウェル領域形成

の幅狭なソース分割ベース領域9aである。エピタキシ ャル層5上にはゲート電極7を被覆するように層間絶縁 膜11を設け、更にその上にソース領域10およびベー ス領域9表面とオーミック接触により電気的接続するソ ース電極12を設けている。ソース電極12はその一部 を外部への電気的接続のためのソースパッドとしてい

【0006】次に、外周部Bについて説明する。エピタ キシャル層5はセルAと共通のドレイン領域8と、この ドレイン領域8表面層に外周溝4を下から取り囲むよう にして最外周のU字型溝3直下にまで設けたp型ウェル 領域13と、このp型ウェル領域13表面層のU字型溝 3と外周溝4に挟まれた領域に設けベース領域9と同時 に形成されたp型不純物領域14と、このp型不純物領 域14表面層に設けソース領域10と同時に設けたn+ 型不純物領域15とを含んでいる。溝3内面およびn+ 型不純物領域15表面にセル部Aと共通のゲート酸化膜 6を設けると共に、外周溝4内面にフィールド酸化膜1 6を設け、このゲート酸化膜6およびフィールド酸化膜 16上にはゲート電極7を構成するポリシリコンを延在 させてゲートポリシリコン配線17を設けている。エピ タキシャル層5上にはゲートポリシリコン配線17を被 覆するようにセルAと共通の層間絶縁膜11を設け、更 にその上にゲートポリシリコン配線17とオーミック接 触により電気的接続するアルミニウムからなるゲート金 属配線18を設けている。図示しないが、ゲート金属配 線18は外部への電気的接続のためのゲートパッドに接 続されている。

【0007】上記構成によれば、最外周のU字型溝3と 30 外周溝4に挟まれた領域の表面層にn+型不純物領域1 5を設けているので、n+型不純物領域15表面のゲー ト酸化膜6はp型不純物領域14に形成されるゲート酸 化膜より増速酸化により約3倍厚くなり、n+型不純物 領域15の溝肩部でのゲート酸化膜6へのゲート印加電 圧の電界集中によるゲート酸化膜6の破壊が起こり難く なり、ゲートショートも少なくなる。

【0008】次に製造方法を図2(a)~(e)と図1 を参照して説明する。先ず、第1工程はこの工程の完了 後の断面図を図2(a)に示すように、基板表面の結晶 面が (100) 面でオリエーテーションフラットの結晶 面が {100} 面のn+型半導体基板2上にn-型のエ ピタキシャル初期層を形成した後、この初期層の表面に 熱酸化法によりシリコン酸化膜51を膜厚6000A程 度に形成し、セル部Aと外周部Bに区分される初期層の 外周部Bのp型ウェル領域形成予定領域のシリコン酸化 膜51をフォトリソグラフィ法およびウェットエッチン グ法により開口して初期層表面を露出させる。この露出 した初期層表面に熱酸化法によりシリコン酸化膜52を 膜厚1000A程度に形成し、シリコン酸化膜51をマ

予定領域にホウ素をイオン注入および熱拡散して外周部 Bにp型ウェル領域33を含むエピタキシャル層5aを 形成する。

【0009】次に、第2工程はこの工程の完了後の断面 図を図2(b)に示すように、第1工程の完了後に、エ ピタキシャル層 5 a 表面の酸化膜を全面除去し、この表 面にシリコン酸化膜53を熱酸化法により膜厚500Å 程度に形成し、更にその上にシリコン窒化膜54をCV D法により膜厚900Å程度に成長させた後、フォトリ ソグラフィ法およびドライエッチ法により選択的に窒化 10 膜54、酸化膜53およびエピタキシャル層をエッチン グレて初期溝55が格子状に形成されると共に、初期溝 55全体を取り囲むように外周初期溝56がリング状に 形成されたエピタキシャル層5bを形成する。ここで、 最外周の初期溝55の中央部分より内側がセル部A、外 側が外周部Bに区分される。初期溝55は側壁面の結晶 面が {100} 面に対し0~30度の範囲内になるよう にエッチングし、深さを例えば、1.3μmねらいでエ ッチングして形成される。尚、初期溝55の深さは1. 3μmねらい以外でもよい。酸化膜53は後工程でのL 20 OCOS酸化時の窒化膜54による応力の緩衝膜として 形成され、膜厚が厚いほうが応力が緩和されると同時に 構肩部の曲率半径も大きくなるので、曲率半径が適正値 となるような膜厚としている。また、窒化膜54は後工 程でのLOCOS酸化時のマスクとして形成され、膜厚 が薄いほうが窒化膜54自身による応力を低減すると同 時に溝肩部の曲率半径も大きくなるが、逆に膜厚が薄い ことによる窒化膜54の損傷や窒化膜54を酸素が通り 抜ける等の工程上の不具合が発生するので、工程上の不 具合が発生せず曲率半径が適正値となるような膜厚とし

【0010】次に、第3工程はこの工程の完了後の断面 図を図2 (c) に示すように、第2工程完了後、窒化膜 54をマスクとして初期溝55、56の内面を酸化温度 1140℃程度で熱酸化して膜厚7000Å程度のLO COS酸化膜57を形成すると、初期溝55がU字型溝 3、外周初期溝56が外周溝4に形状変形される。LO COS酸化膜57の形成温度は酸化膜57の粘性を高く して応力を低減するように設定している。溝肩部の曲率 半径は適正値 0. 2~0. 7 μmとなる。U字型溝 3の 40 側壁面は結晶面が {100} 面に対して0~30度の範 囲内で形成される。尚、p型ウェル領域13の境界が最 外周のU字型溝3直下に来るようにパターン配置する。 その後、窒化膜54および酸化膜53をウェットエッチ 法により全面除去し、熱酸化法によりイオン注入のため のシリコン酸化膜58を膜厚100Å程度に形成して 後、LOCOS酸化膜57をマスクにしてシリコン酸化 膜58を介してホウ素をイオン注入および熱拡散してU 字型溝3の深さより浅く、U字型溝3により分離された 領域にp型ベース領域9を形成すると共に最外周のU字 50

型溝3と外周溝4に挟まれた領域にp型不純物領域14 を形成する。尚、この後、図示しないがフォトリソグラ フィ法でのレジストパターンでマスクしてホウ素または 弗化ホウ素をイオン注入しフォトレジスト膜除去後に熱 拡散してベース領域29表面層に含まれるp+型コンタ クトベース領域を形成する。さらに、LOCOS酸化膜 57をマスクにすると共にベース領域9上をフォトリソ グラフィ法でのレジストパターンでマスクして砒素また はリンをイオン注入しフォトレジスト膜除去後に熱拡散 してベース領域 9表面層に n+型ソース領域 10を形成 すると共にp型不純物領域14表面層全面にn+型不純 物領域15を形成する。この結果、図2(b)のエピタ キシャル層5bは、表面に溝3,4が形成されエピタキ シャル層の初期層であるn-型ドレイン領域8と、ベー ス領域9と、ソース領域10と、p型不純物領域14 と、n+型不純物領域15とを含むエピタキシャル層5 となる。

【0011】次に、第4工程はこの工程の完了後の断面図を図2(d)に示すように、第3工程完了後、n+型不純物領域15の中央部分より外側の領域をフォトリソグラフィ法でのレジストパターン59でマスクしウェットエッチ法により溝3内のLOCOS酸化膜57およびn+型不純物領域15の中央部分より内側の領域の酸化膜58を除去することによりベース領域9およびソース領域10の表面と溝3の内面を露出させ、外周溝4に形成されたLOCOS酸化膜57をフィールド酸化膜16として残す。

【0012】次に、第5工程はこの工程の完了後の断面図を図2(e)に示すように、第4工程完了後、ベース領域9、ソース領域10およびn+型不純物領域15の表面と溝3の内面に熱酸化法によりゲート酸化膜6を形成する。ゲート酸化膜6の膜厚は、例えば、溝3の内面のベース領域9上で500Å程度に形成した場合、n+型不純物領域15上には増速酸化により1500Å程度とベース領域9上より3倍程度厚く形成される。以上の工程を経たエピタキシャル層5の表面をCVD法によりポリシリコン膜60で被覆する。

【0013】続いて、第6工程はこの工程の完了後の断面図を図1に示すように、フォトリソグラフィ法およびドライエッチ法により、セル部Aにおいてソース領域10表面の一部および溝3のポリシリコン膜60を残してゲート電極7を形成すると共に、外周部Bにおいてゲート電極7からフィールド酸化膜16上に所定長さで延在させたポリシリコン膜60を残してゲートポリシリコン配線17を形成した後、以上の工程を経たエピタキシャル層5の表面をCVD法により層間絶縁膜11で被覆する。その後セル部Aにおいてソース領域10表面の一部およびベース領域9表面と外周部Bにおいてゲートポリシリコン配線17表面の一部とが露出するように層間絶縁膜11およびゲート酸化膜6にコンタクト窓を形成し

た後、以上の工程を経たエピタキシャル層5の表面をス パッタ法によりアルミニウム膜で被覆し、このアルミニ ウム膜をフォトリソグラフィ法およびドライエッチ法に より選択的に除去して、セル部Aにおいてベース領域9 およびソース領域10とオーミック接触により電気的に 接続するソース電極12と外周部Bにおいてゲートポリ シリコン配線17とオーミック接触により電気的に接続 するゲート金属配線18を形成する。図示しないが、ソ ース電極12から外部に電気的に接続するためのソース パッドと、ゲート金属配線18から外部に電気的に接続 10 するためのゲートパッドが同時形成される。

【0014】この製造方法によれば、ベース領域9表面 層にn+ 型ソース領域10を形成するとき同時にp型不 純物領域14表面層全面にn+型不純物領域15を形成 するので、工程を増加させることなく、ゲートポリシリ コン配線17直下に位置するn+型不純物領域15上の ゲート酸化膜6の膜厚をp型不純物領域14上に形成し た場合より増速酸化により3倍程度厚くでき、n+型不 純物領域15の溝肩部でのゲート酸化膜6へのゲート印 加電圧の電界集中によるゲート酸化膜6の破壊を原因と 20 するゲートショートを防止できる。

【0015】次に、第2実施例のPチャネル型MOSF ETおよびその製造方法を図4万至図6を参照して説明 する。まず、構成を説明すると、図4において、21は 半導体本体で、基板表面の結晶面が(100)面の高濃 度p型であるp+型半導体基板22と、この半導体基板 22上に設け表面にU字型溝23が格子状に形成される と共にこれらのU字型溝23を取り囲む外周溝24がリ ング状に形成されたエピタキシャル層25とを有してい る。エピタキシャル層25は平面方向でセル部Aとセル 30 部Aを取り囲む外周部Bとに区分され、セル部Aは最外 周のU字型溝23の中央部分より内側で区分され、外周 部Bはその外側で区分されている。まず、セル部Aにつ いて説明する。エピタキシャル層25表面に形成された U字型溝23の内部にゲート酸化膜26を介してポリシ リコンからなるゲート電極27が形成されている。エピ タキシャル層25はエピタキシャル層25の初期層であ り低濃度p型であるp-型ドレイン領域28と、このド レイン領域28表面層のU字型溝23により分離された 領域にゲート電極27をマスクとして自己整合的にU字 40 型溝23より浅く設けたn型ベース領域29と、ベース 領域29の表面層にレジストパターンをマスクとすると 共にゲート電極27を自己整合的なマスクとしてベース 領域29を一部残して設けたp+型ソース領域30とを 含んでいる。尚、ベース領域29には表面層にレジスト パターンをマスクに設けたn+型コンタクトベース領域 29aを含んでいる。エピタキシャル層25表面のU字 型溝23により分離された各領域の平面的な構造は図6 に示すように、ソース領域30は全体が略正方形であ

分割された3角形の4分割ソース領域30aであり、ベ ース領域29は4分割ソース領域30a間の幅狭なソー ス分割ベース領域29bである。エピタキシャル層25 上にはゲート電極27を被覆するように層間絶縁膜31 を設け、更にその上にソース領域30およびベース領域 29表面とオーミック接触により電気的接続するソース 電極32を設けている。ソース電極32はその一部を外 部への電気的接続のためのソースパッドとしている。

【0016】次に、外周部Bについて説明する。エピタ キシャル層25はセルAと共通のドレイン領域28と、 このドレイン領域28表面層に外周溝24を取り囲むよ うに最外周のU字型溝23直下にまで設けたn型ウェル 領域33と、このn型ウェル領域33上のU字型溝23 と外周溝24に挟まれた領域に設けベース領域29と同 時に形成されたn型不純物領域34とを含んでいる。ま た、n型不純物領域34には表面層にn+型コンタクト ベース領域29aと同時に設けたn+型不純物領域34 aを含んでいる。U字型溝23内面およびn+型不純物 領域34a表面にセル部Aと共通のゲート酸化膜26を 設けると共に、外周溝24内面にフィールド酸化膜36 を設け、このゲート酸化膜26およびフィールド酸化膜 26上にはゲート電極27を構成するポリシリコンを延 在させてゲートポリシリコン配線37を設けている。エ ピタキシャル層25上にはゲートポリシリコン配線37 を被覆するようにセルAと共通の層間絶縁膜31を設 け、更にその上にゲートポリシリコン配線37とオーミ ック接触により電気的接続するアルミニウムからなるゲ ート金属配線38を設けている。図示しないが、ゲート 金属配線38はゲートパッドに接続されている。

【0017】上記構成によれば、最外周のU字型溝23 と外周溝24に挟まれた領域の表面層にn+型不純物領 域34aを設けているので、n+型不純物領域34a表 面のゲート酸化膜26はn型不純物領域34に形成され るゲート酸化膜より増速酸化により約3倍厚くなり、n + 型不純物領域34aの溝肩部でのゲート酸化膜26へ のゲート印加電圧の電界集中によるゲート酸化膜26の 破壊が起こり難くなり、ゲートショートも少なくなる。 【0018】次に製造方法を図5(a)~(e)と図4 を参照して説明する。先ず、第1工程はこの工程の完了 後の断面図を図5 (a) に示すように、基板表面の結晶 面が(100)面でオリエーテーションフラットの結晶 面が {100} 面のp+型半導体基板22上にp-型の エピタキシャル初期層を形成した後、この初期層の表面 に熱酸化法によりシリコン酸化膜71を膜厚6000Å 程度に形成し、セル部Aと外周部Bに区分される初期層 の外周部Bのn型ウェル領域形成予定領域のシリコン酸 化膜71をフォトリソグラフィ法およびウェットエッチ ング法により開口して初期層表面を露出させる。この露 出した初期層表面に熱酸化法によりシリコン酸化膜72 り、且つ、所定の一定幅で離隔した非環状の略4等分に 50 を膜厚1000Å程度に形成し、シリコン酸化膜71を

14

マスクにシリコン酸化膜72を介してn型ウェル領域形成予定領域にリンをイオン注入および熱拡散して外周部 Bにn型ウェル領域33を含むエピタキシャル層25a を形成する。

【0019】次に、第2工程はこの工程の完了後の断面 図を図5(b)に示すように、第1工程の完了後に、エ ピタキシャル層25a表面の酸化膜を全面除去し、この 表面にシリコン酸化膜73を熱酸化法により膜厚500 A程度に形成し、更にその上にシリコン窒化膜74をC VD法により膜厚900Å程度に成長させた後、フォト 10 リソグラフィ法およびドライエッチ法により選択的に窒 化膜74、酸化膜73およびエピタキシャル層をエッチ ングして初期溝75が格子状に形成されると共に、初期 溝75全体を取り囲むように外周初期溝76がリング状 に形成されたエピタキシャル層25bを形成する。ここ で、最外周の初期溝75の中央部分より内側がセル部 A、外側が外周部Bに区分される。初期溝75は側壁面 の結晶面が {100} 面に対し0~30度の範囲内にな るようにエッチングし、深さを例えば、1. 3μmねら いでエッチングして形成される。尚、初期溝75の深さ 20 は1. 3μmねらい以外でもよい。酸化膜73は後工程 でのLOCOS酸化時の窒化膜74による応力の緩衝膜 として形成され、膜厚が厚いほうが応力が緩和されると 同時に溝肩部の曲率半径も大きくなるので、曲率半径が 適正値となるような膜厚としている。また、窒化膜74 は後工程でのLOCOS酸化時のマスクとして形成さ れ、膜厚が薄いほうが窒化膜74自身による応力を低減 すると同時に溝肩部の曲率半径も大きくなるが、逆に膜 厚が薄いことによる窒化膜74の損傷や窒化膜74を酸 素が通り抜ける等の工程上の不具合が発生するので、エ 30 程上の不具合が発生せず曲率半径が適正値となるような 膜厚としている。

【0020】次に、第3工程はこの工程の完了後の断面 図を図5(c)に示すように、第2工程完了後、窒化膜 74をマスクとして初期溝75、76の内面を酸化温度 1140℃程度で熱酸化して膜厚7000Å程度のLO COS酸化膜77を形成すると、初期溝75がU字型溝 23、外周初期溝76が外周溝24に形状変形される。 LOCOS酸化膜77の形成温度は酸化膜77の粘性を 高くして応力を低減するように設定している。溝肩部の 40 曲率半径は適正値0.2~0.7 μ mとなる。U字型溝 23の側壁面は結晶面が {100} 面に対して0~30 度の範囲内で形成される。尚、n型ウェル領域33の境 界が最外周のU字型溝23直下に来るようにパターン配 置する。その後、窒化膜74および酸化膜73をウェッ トエッチ法により全面除去し、熱酸化法によりイオン注 入のためのシリコン酸化膜78を膜厚100Å程度に形 成して後、LOCOS酸化膜77をマスクにしてシリコ ン酸化膜78を介して砒素またはリンをイオン注入およ び熱拡散してU字型溝23の深さより浅く、U字型溝2 50

3により分離された領域にn型ベース領域29を形成す ると共に最外周のU字型溝23と外周溝24に挟まれた 領域に n型不純物領域 3 4 を形成する。この後、フォト リソグラフィ法でのレジストパターンでマスクして砒素 またはリンをイオン注入しフォトレジスト膜除去後に熱 拡散してベース領域29表面層に含まれるn+型コンタ クトベース領域29aを形成すると共にn型不純物領域 34に含まれるn+型不純物領域34aを形成する。さ らに、LOCOS酸化膜77をマスクにすると共にベー ス領域29上をフォトリソグラフィ法でのレジストパタ ーンでマスクしてホウ素または弗化ホウ素をイオン注入 しフォトレジスト膜除去後に熱拡散してベース領域29 表面層にp+ 型ソース領域30を形成する。この結果、 図5 (b) のエピタキシャル層25bは、表面に溝2 3、24が形成されエピタキシャル層の初期層であるp - 型ドレイン領域28と、ベース領域29と、ソース領 域30と、n型不純物領域34とを含むエピタキシャル 層5となる。このときベース領域29はその表面層にコ ンタクトベース領域 2 9 a を含むと共にn型不純物領域 3 4 はその表面層に n+ 型不純物領域 3 4 a を含んでい る。

【0021】次に、第4工程はこの工程の完了後の断面図を図5(d)に示すように、第3工程完了後、n+型不純物領域34aの中央部分より外側の領域をフォトリソグラフィ法でのレジストパターン79でマスクしウェットエッチ法により溝23内のLOCOS酸化膜77およびn+型不純物領域34aの中央部分より内側の領域の酸化膜78を除去することによりベース領域29およびソース領域30の表面と溝23の内面を露出させ、外周溝24に形成されたLOCOS酸化膜77をフィールド酸化膜36として残す。

【0022】次に、第5工程はこの工程の完了後の断面図を図5(e)に示すように、第4工程完了後、ベース領域29、ソース領域30およびn+型不純物領域34aの表面と溝23の内面に熱酸化法によりゲート酸化膜26を形成する。ゲート酸化膜26の膜厚は、例えば、溝23の内面のベース領域29上で500Å程度に形成した場合、n+型不純物領域34a上には増速酸化により1500Å程度とベース領域29上より3倍程度厚く形成される。以上の工程を経たエピタキシャル層25の表面をCVD法によりポリシリコン膜80で被覆する。

【0023】続いて、第6工程はこの工程の完了後の断面図を図4に示すように、フォトリソグラフィ法およびドライエッチ法により、セル部Aにおいてソース領域30表面の一部および溝23のポリシリコン膜80を残してゲート電極27を形成すると共に、外周部Bにおいてゲート電極27からフィールド酸化膜36上に所定長さで延在させたポリシリコン膜80を残してゲートポリシリコン配線37を形成した後、以上の工程を経たエピタキシャル層25の表面をCVD法により層間絶縁膜31

る。

を少ない絶縁ゲート型半導体装置を製造することができ

で被覆する。その後セル部Aにおいてソース領域30表 面の一部およびベース領域29表面と外周部Bにおいて ゲートポリシリコン配線37表面の一部とが露出するよ うに層間絶縁膜31およびゲート酸化膜26にコンタク ト窓を形成した後、以上の工程を経たエピタキシャル層 25の表面をスパッタ法によりアルミニウム膜で被覆 し、このアルミニウム膜をフォトリソグラフィ法および ドライエッチ法により選択的に除去して、セル部Aにお いてベース領域29およびソース領域30とオーミック 接触により電気的に接続するソース電極32と外周部B 10 ン図。 においてゲートポリシリコン配線37とオーミック接触 により電気的に接続するゲート金属配線38を形成す る。図示しないが、ソース電極32から外部に電気的に 接続するためのソースパッドと、ゲート金属配線38か ら外部に電気的に接続するためのゲートパッドが同時形 成される。

【0024】この製造方法によれば、ベース領域29表 面層にn+型ベース領域29aを形成するとき同時にn 型不純物領域34表面層全面にn+型不純物領域34a を形成するので、工程を増加させることなく、ゲートポ 20 リシリコン配線37直下に位置するn+型不純物領域3 4 a 上のゲート酸化膜26の膜厚をn型不純物領域34 上に形成した場合より増速酸化により3倍程度厚くで き、n+型不純物領域34aの溝肩部でのゲート酸化膜 26~のゲート印加電圧の電界集中によるゲート酸化膜 26の破壊を原因とするゲートショートを防止できる。

【0025】上記第1および第2実施例において、エピ タキシャル層表面の平面的な構造を図3および図6に示 すソースが非環状パターンのもので説明したが、これに 限定されることなく、他の非環状パターンやソース領域 30 がベース領域を取り囲む環状パターンであってもよい。 また、U字型溝を格子状に形成されたもので説明した が、ストライプ状に形成されたものであってもよい。ま た、半導体本体を半導体基板とエピタキシャル層からな るもので説明したが、エピタキシャル層を含まない半導 体基板だけであってもよい。この場合、半導体基板の裏 面を高濃度のn型不純物層またはp型不純物層とする。 また、第1実施例では半導体基板は高濃度 n型で説明し たが、高濃度p型であってもよい。この場合は、IGB Tに利用できる。、第2実施例では半導体基板は高濃度 40 p型で説明したが、高濃度n型であってもよい。この場 合も、IGBTに利用できる。

## [0026]

【発明の効果】本発明によれば、ゲートポリシリコン配 線下のゲート酸化膜をn+型不純物領域上に形成するこ とにより n+ 型不純物を含まない場合より 3 倍程度厚く して、製造工程および製品でゲートショート不良の発生

#### 【図面の簡単な説明】

【図1】 本発明の第1実施例である縦型パワーMOS FETの要部断面図。

【図2】 図1に示す縦型パワーMOSFETの製造工 程を示す要部断面図。

【図3】 図1に示す縦型パワーMOSFETのU字型 溝で分離された半導体本体表面の1セル分の平面パター

【図4】 本発明の第2実施例である縦型パワーMOS FETの要部断面図。

図5に示す縦型パワーMOSFETの製造工 程を示す要部断面図。

図5に示す縦型パワーMOSFETのU字型 溝で分離された半導体本体表面の1セル分の平面パター ン図。

## 【符号の説明】

1、21 半導体本体

2、22 半導体基板

3、23 U字型溝

4、24 外周溝

5、25 エピタキシャル層

6、26 ゲート酸化膜

7、27 ゲート電極

8、28 ドレイン領域

9、29 ベース領域

29a コンタクトベース領域

10、30 ソース領域

11、31 層間絶縁膜

12、32 ソース電極

13、33 ウェル領域

14 p型不純物領域

34 n型不純物領域

15、34a n+型不純物領域

16、36 フィールド酸化膜

17、37 ゲートポリシリコン配線

18、38 ゲート金属配線

53、73 シリコン酸化膜

5 4 、 7 4 窒化膜

55、75 初期溝

56、76 外周初期溝

57、77 LOCOS酸化膜

58、78 シリコン酸化膜

59、79 レジストパターン

60、80 ポリシリコン膜

